使用Ruby创建Verilog解析器

我想为一个大学项目创建一个用ruby编写的verilog解析器
我知道有像Bison和Yacc这样的解析器生成器。
有谁能给我一些如何开始的建议吗?


最佳答案:

我已经有了一个非常基本的verilog解析器(gem),它是用ruby编写的,名为verilog,如果您可以考虑对此做出贡献的话,或者它可以提供一个如何开始的想法。
我还有一个名为rubyit的gem,它是用erb解析文件并生成文件标准版本的命令行实用程序可用于扩展Verilog模板,类似于生成语句,但给出灵活的端口列表和检查生成代码的能力。

评论